Dit is de derde aflevering van onze CPU-ontwerpserie. In het eerste deel hebben we de computerarchitectuur behandeld en hoe een processor werkt vanaf het hoogste niveau. In het tweede deel werd onderzocht hoe sommige componenten van een chip zijn ontworpen en geïmplementeerd. Het derde hoofdstuk gaat nog een stap verder om te zien hoe architectonische en schematische ontwerpen worden omgezet in fysieke chips.

Hoe verander je een zandhoop in een geavanceerde processor? Laten we het uitzoeken.

Zoals we eerder hebben besproken, zijn processors en alle andere digitale logica gemaakt van transistors. Een transistor is een elektronisch gestuurde schakelaar die we aan en uit kunnen zetten door spanning op de poort aan te brengen of te verwijderen. We hebben besproken hoe de twee belangrijkste transistors zijn: nMOS-apparaten die stroom toelaten wanneer de deur open is, en pMOS-apparaten die stroom toestaan ​​wanneer de deur gesloten is. De basisstructuur van een processor waarin transistors zijn geplaatst, is silicium. Silicium, Halfgeleider omdat het niet volledig doorlaat of isoleert; ergens in het midden.

Productie-ingenieurs om van een siliciumwafel een bruikbaar circuit te maken door transistors toe te voegen doping. Het doteringsproces omvat de toevoeging van zorgvuldig geselecteerde onzuiverheden aan het basissiliciumsubstraat om de geleidbaarheid ervan te veranderen. Het doel hier is om de manier waarop elektronen zich gedragen te veranderen, zodat we ze kunnen beheersen. Aangezien er twee soorten transistors zijn, zijn er twee overeenkomstige hoofdtypen doping.




Het fabricageproces van een wafel voordat de chips worden verpakt. Foto door: Evan Lissoos




Als we nauwkeurig gecontroleerde hoeveelheden elektronendonerende elementen toevoegen, zoals arseen, antimoon of fosfor, kunnen we een n-type gebied creëren. Omdat er meer elektronen zijn in het siliciumgebied waar deze elementen worden aangebracht, worden deze negatief geladen. Hier komt de naam n-type en de "n" in nMOS. Door elektronenacceptorelementen zoals boor, indium of gallium aan silicium toe te voegen, kunnen we een positief geladen p-type gebied creëren. Dit is waar de "p" in het p-type en pMOS vandaan komt. Specifieke procedures voor het toevoegen van deze onzuiverheden aan silicium, Ionenimplantatie ve verspreiding en ze vallen buiten het bestek van dit artikel.

Nu we de elektrische geleidbaarheid van bepaalde delen van ons silicium kunnen regelen, kunnen we de eigenschappen van meerdere regio's combineren om transistors te vormen. Transistors die worden gebruikt in geïntegreerde schakelingen die bekend staan ​​als MOSFET's (Metal Oxide Semiconductor Field Effect Transistors) hebben vier verbindingen. De stroom die we beheersen, stroomt door de bron en afvoer. In een n-kanaals apparaat gaat het typisch in een afvoerkanaal en stroomt het in een p-kanaals apparaat naar en uit de afvoer. De poort is de schakelaar die wordt gebruikt om de transistor aan en uit te zetten. Ten slotte is de body van het apparaat niet gerelateerd aan de processor, dus we zullen het hier niet bespreken.







Fysieke structuur van een omvormer in silicium. Elk gekleurd gebied heeft verschillende geleidbaarheidseigenschappen. Merk op hoe de verschillende siliconencomponenten overeenkomen met het diagram aan de rechterkant.

De technische details van hoe transistors werken en hoe verschillende regio's met elkaar omgaan, zijn voldoende om een ​​universitaire opleiding op graduate-niveau te vullen, dus we zullen de basis bespreken. Een goede analogie voor hoe ze werken, is een hangbrug over een rivier. Auto's met elektronen in onze transistor willen van de ene kant van de rivier naar de andere stromen, de bron en ontlading van je transistor. Met een nMOS-apparaat als voorbeeld, wanneer de poort niet is opgeladen, staat de hangbrug omhoog, kunnen elektronen niet door het kanaal stromen. Als we de hangbrug laten zakken, creëren we een weg op de rivier en kunnen de auto's vrij bewegen. Hetzelfde gebeurt met een transistor. Door de deur op te laden, ontstaat een kanaal waardoor stroom tussen source en drain kan stromen.




Fabrikanten zoals Intel en TSMC om precies te bepalen waar de verschillende p- en n-regio's van silicium zich bevinden fotolithografie. Dit is een uiterst complex proces met meerdere stappen en bedrijven geven miljarden dollars uit, waardoor het perfect is voor het maken van kleinere, snellere en energiezuinigere transistors. Overweeg een supernauwkeurige printer die kan worden gebruikt om patronen van elke zone op siliconen te tekenen.

Het proces van het omzetten van transistors in een chip begint met een pure siliciumwafel. Het wordt vervolgens verwarmd in een oven om een ​​dunne laag siliciumdioxide aan de bovenkant van de wafel te laten groeien. Een fotogevoelig fotolakpolymeer wordt op siliciumdioxide aangebracht. Door op bepaalde frequenties licht op de fotoresist te laten schijnen, kunnen we de fotoresist pellen in de gebieden die we willen dopen. Dit is de lithografiestap en is vergelijkbaar met hoe printers werken om inkt op een veel kleinere schaal op specifieke delen van de pagina aan te brengen.

De wafel wordt geëtst met fluorwaterstofzuur om het siliciumdioxide op te lossen waaruit de fotolak is verwijderd. De fotoresist wordt dan verwijderd en alleen de oxidelaag eronder blijft achter. Dopingionen kunnen dan op de wafel worden aangebracht en zichzelf alleen implanteren waar er holtes in het oxide zijn.




Dit proces van maskering, beeldvorming en dotering wordt tientallen keren herhaald om langzaam elk niveau van eigenschap in de halfgeleider te creëren. Nadat het basis-siliciumniveau is gemaakt, worden bovenaan metalen verbindingen gemaakt om verschillende transistors met elkaar te verbinden. We zullen iets meer vertellen over deze verbindingen en metaallagen.

Chipfabrikanten doen natuurlijk niet alleen het proces om transistors een voor een te maken. Wanneer een nieuwe chip wordt ontworpen, produceren ze maskers voor elke stap in het fabricageproces. Deze maskers bevatten de locaties van elk element van de miljarden transistors op een chip. Meerdere chips worden bij elkaar gegroepeerd en op een enkele matrijs tegelijk vervaardigd.

Zodra een wafel is vervaardigd, worden individuele vormen in plakjes gesneden en verpakt. Afhankelijk van de grootte van een chip, passen er honderden of meer chips op elke wafel. Hoe sterker de chip, hoe groter de mal, waardoor de producent minder chips van elke wafel kan krijgen.

Het is gemakkelijk te denken dat we enorme chips moeten maken met superkrachtige honderden kernen, maar dat is niet mogelijk. Momenteel zijn defecten in het fabricageproces de grootste factor die ons ervan weerhoudt om steeds grotere chips te maken. Moderne chips hebben miljarden transistors, en als een enkel deel ervan breekt, moet de hele chip mogelijk worden weggegooid. Naarmate we de processors groter maken, neemt de kans op een defecte chip toe.

De daadwerkelijke opbrengsten die bedrijven uit hun productieprocessen halen, worden geheim gehouden, maar tussen 70% en 90% is een goede schatting. Het komt vaak voor dat bedrijven hun chips over-engineeren met extra functionaliteit, omdat ze weten dat sommige onderdelen niet werken. Intel zou bijvoorbeeld een 8-core chip kunnen ontwerpen, maar deze alleen verkopen als een 6-core chip omdat ze vermoedden dat een of twee cores zouden breken. Chips met ongebruikelijk weinig gebreken worden vaak apart gezet om in een bekend proces tegen een hogere prijs te worden verkocht. groepering.

Een van de grootste marketingtermen die verband houden met de fabricage van chips, is de grootte van functies. Intel werkt bijvoorbeeld aan een 10nm-proces, AMD gebruikt een 7nm-proces voor sommige GPU's en TSMC is begonnen aan een 5nm-proces. Wat betekenen al deze cijfers? Traditioneel vertegenwoordigt de kenmerkgrootte de minimale breedte tussen de afvoer van een transistor en zijn source. Naarmate de technologie vorderde, hebben we onze transistors verkleind zodat ze meer in een enkele chip passen. Hoe kleiner de transistors, hoe sneller en sneller ze worden.

Bij het bekijken van deze cijfers is het belangrijk op te merken dat sommige bedrijven hun procesafmetingen baseren op andere afmetingen dan de standaardbreedte. Dit betekent dat processen van verschillende grootte van verschillende bedrijven in feite kunnen resulteren in een transistor van dezelfde grootte. Aan de andere kant hebben niet alle transistors in een bepaald proces dezelfde grootte. Ontwerpers kunnen ervoor kiezen om sommige transistors groter te maken dan andere op basis van bepaalde variaties. Voor een bepaald ontwerpproces zal een kleinere transistor sneller zijn omdat het minder tijd kost om de poort op te laden en te ontladen. Kleinere transistors kunnen echter maar heel weinig uitgangen uitvoeren. Als de logica iets gaat gebruiken dat veel stroom vereist, zoals een uitgangspen, moet het betreffende onderdeel groter worden gemaakt. Deze uitgangstransistors kunnen ordes van grootte groter zijn dan interne logische transistors.

De dood van een nieuwe AMD Zen-processor. Dit ontwerp bestaat uit miljarden transistors.

Het ontwerp en de constructie van transistors is slechts de helft van de chip. We moeten draden maken om alles volgens het schema te verbinden. Deze verbindingen worden gemaakt met behulp van metalen lagen op de transistors. Stel je een snelwegkruising met meerdere niveaus voor met hellingen, hellingen en verschillende wegen die elkaar kruisen. Het is precies wat er in een chip gebeurt, zij het op een veel kleinere schaal. Verschillende processen hebben een verschillend aantal metalen verbindingslagen op de transistors. Hoe kleiner de transistors, hoe meer metaallagen er nodig zijn om alle signalen te sturen. Er zijn 15 metaallagen gerapporteerd in het aankomende 5nm-proces van TMSC. Denk aan een verticale kruising van een snelweg met 15 niveaus, en het helpt u te begrijpen hoe complex de route in een chip is.

Onderstaande microscoopafbeelding toont de kooi die uit zeven metaallagen bestaat. Elke laag is plat en naarmate deze hoger wordt, worden de lagen groter om de weerstand te helpen verminderen. Tussen elke laag bevinden zich kleine metalen cilinders, via's genaamd, die worden gebruikt om naar een hogere laag te springen. Elke laag buigt typisch af van goud om ongewenste capaciteiten te helpen verminderen. Enkele metaallagen kunnen worden gebruikt om horizontale verbindingen te maken en dubbele lagen om verticale verbindingen te maken.

Zoals u zich kunt voorstellen, worden al deze signalen en metaallagen zeer snel moeilijk te beheren. Om dit probleem op te lossen, worden computerprogramma's gebruikt om transistors automatisch te lokaliseren en te leiden. Afhankelijk van hoe geavanceerd het ontwerp is, kunnen programma's zelfs functies in de C-code op hoog niveau vertalen naar de fysieke locaties van elke kabel en transistor. Doorgaans staan ​​chipfabrikanten toe dat computers automatisch het grootste deel van het ontwerp genereren en vervolgens bepaalde kritieke secties handmatig optimaliseren.

Wanneer bedrijven een nieuwe chip willen maken, beginnen ze hun ontwerp met standaardcellen die door het productiebedrijf worden geleverd. Intel of TSMC zullen de ontwerpers bijvoorbeeld voorzien van essentiële onderdelen zoals logische poorten of geheugencellen. Ontwerpers kunnen deze standaardcellen vervolgens assembleren tot de chip die ze willen bouwen. Ze sturen dan de chips, de lay-outs van de transistors van de chip en de metaallagen, waar het ruwe silicium wordt omgezet in werkende chips. Deze lay-outs worden omgezet in maskers die worden gebruikt in het fabricageproces dat we hierboven hebben besproken. Vervolgens zullen we zien hoe dit ontwerpproces eruit zou kunnen zien voor een uiterst eenvoudige chip.

Eerst zien we de lay-out van een omvormer, een standaardcel. De bovenkant is de gesneden groene rechthoekige pMOS-transistor en de onderkant is de transparante groene rechthoekige nMOS-transistor. Verticale rode draad is polysiliciumpoort, blauwe velden zijn metaal 1 en paarse gebieden zijn metaal 2. Ingang A komt van links en uitgang Y komt van rechts. Stroom- en massaverbindingen worden gemaakt boven en onder metaal 2.

 

Wanneer meerdere poorten worden gecombineerd, hebben we hier een eenvoudige 1-bit rekeneenheid. Dit ontwerp kan logische bewerkingen optellen, aftrekken en uitvoeren op twee 1-bits ingangen. Schuine blauwe draden die verticaal lopen, zijn 3 lagen metaal. De iets grotere vierkanten aan de uiteinden van de strengen zijn paden die de twee lagen met elkaar verbinden.

Ten slotte hebben we een standaard 4-bits processor met 8 bytes RAM in vier metalen lagen, die veel cellen en ongeveer 2.000 transistors combineren. Gezien hoe ingewikkeld dit is, kunnen we ons alleen de uitdaging voorstellen van het ontwerpen van een 64-bits CPU met megabytes cache, meerdere cores en 20+ pijplijnlagen. Gezien het feit dat de huidige high-performance CPU's 5-10 miljard transistors en een dozijn metaallagen kunnen hebben, is het niet overdreven om te zeggen dat deze letterlijk een miljoen keer complexer zijn.

Dit zou u een idee moeten geven waarom uw nieuwe CPU dure technologie is of waarom het zo lang duurt tussen de productversies van AMD en Intel. Het duurt meestal 3 tot 5 jaar voordat een nieuwe chip van de tekentafel naar de markt gaat. Dit betekent dat de snelste chips van vandaag zijn gemaakt met een paar jaar technologie en we zullen nog vele jaren geen chips zien met de moderne productietechnologie van vandaag.

Daarmee zijn we allemaal klaar met onze diepe duik in hoe processors worden gebouwd.

In de volgende vierde en laatste aflevering van de serie keren we terug uit de fysieke ruimte en kijken we naar de huidige trends in de branche. Wat doen onderzoekers nu om de volgende generatie computers nog sneller te maken?

In het derde deel van de serie hebben we de fysica onderzocht van hoe transistors werken, hoe hun individuele componenten worden gevormd in silicium en hoe ze verbinding maken om bruikbare circuits en chips te creëren.

Masthead-tegoed: Halfgeleiderproductie-afbeelding met macro